Some people can’t be bothered to read the analog face of a traditional clock. Some people cannot stand the low frequency “hum” of mains current. If you are in either of those categories, you probably ...
世界初 5nm CMOSプロセスを用いた分数分周型クロック回路を実現 世界最小・最高性能のスペクトル拡散クロック回路の開発に成功 デジタル回路のみで構成でき、自動合成による超短期間設計が可能 【概要】 東京工業大学 工学院 電気電子系の岡田健一 ...
さらに、従来のクロック・ジェネレータが、整数ではない関係の各々の出力周波数を合成するために個々にPLLが必要なのとは異なり、8本の出力クロックの各々に関し固有周波数を合成することが可能。PLLではなくクロック・デバイスの出力デバイダ・ステージにクロック合成機能を一体化する ...
The ZL30416 is an Analog Phase-Locked Loop (APLL) designed to provide jitter attenuation and rate conversion for SDH (Synchronous Digital Hierarchy) and SONET (Synchronous Optical Network) networking ...
(株)日立製作所の中央研究所とデバイス開発センタは27日、次世代の超高速通信用デバイス向けに、“100nm微細化SiGe HBT(シリコン・ゲルマニウム ヘテロバイポーラトランジスター)”と“0.13μm SiGe BiCMOS(SiGe HBTとCMOSを混載したデバイス)技術”を開発し、世界 ...
Some people can’t be bothered to read the analog face of a traditional clock. Some people cannot stand the low frequency “hum” of mains current. If you are in either of those categories, you probably ...
"Versatile Clock to Generate Output Frequencies from 1 and 120MHz in 1kHz steps." Ottawa, ON - September 22, 2003 - Kaben Research Inc., a developer of mixed-signal, intellectual property (IP) blocks ...
一部の結果でアクセス不可の可能性があるため、非表示になっています。
アクセス不可の結果を表示する