•Implemented AES algorithm in Verilog HDL to achieve high throughput and low footprint. •Verified encryption and decryption operations using VCS. •Used assertions to decrease debugging time.
一部の結果でアクセス不可の可能性があるため、非表示になっています。
アクセス不可の結果を表示する一部の結果でアクセス不可の可能性があるため、非表示になっています。
アクセス不可の結果を表示する
フィードバック